12路输出时钟发生器在无线基站上的应用
Si5380是一个高性能的时钟发生器,可以合成多达12路频率输出,输出时钟可以运行在自由模式或同步到4个外部输入之一的时钟。该时钟发生器采用SILICON LABS第四代DSPLL创新技术,具有双环路混合信号架构,消除了外部VCXO和环路滤波器的需要。Si5380时钟IC提供了媲美传统分立解决方案的相位噪声性能,特别适用于无线基础设施应用。
图1为Si5380在LTE无线基站RRH的典型应用框图,表一为LTE常用的采样时钟频率,Si5380的DSPLL内核能产生多达5个独立的频率,这些频率通过内部的交叉开关被分配到R输出分频,R分频可进一步分频出多达10路独立的整数倍关系时钟频率,通过Si5380可以锁定表一中任一一个输入频率,产生LTE设备需要的时钟频率。
图1: LTE无线基站RRH应用框图
图2:LTE无线基站应用JESD204B数据转换框图
图2为Si5380在LTE无线基站应用JESD204B数据转换框图,Si5380支持JESD204B子类0和子类1时钟,12个输出时钟可独立的配置为设备时钟或系统参考时钟,可为4个JESD204B设备提供4个或更多的设备时钟和4个系统参考时钟,如果系统时钟被外部逻辑提供,则Si5380可为12个JESD204B设备提供时钟。
图3为产生JESD204B子类1时钟的分频例子,在这个例子中,N分频决定了设置时钟频率,R分频提供了参考时钟频率,参考时钟使用了更低的帧频率。N分频通道包含了一个延时可配置的路径,在这个例子中,所有的设备时钟共用一个可配置延时(t0),而每个参考时钟都有一个独立的延时(t1-t4),延时是68ps步进可编程的,一共128步(8.6ns)的可调。
图3:分频配置JESD204B子类1时钟举例
基于VCXO的时钟解决方案在震动环境下通常导致杂散性能衰减,而Si5380芯片集成的DSPLL技术无论在任何系统环境下都能够提供优异的杂散响应。此外,Si5380时钟芯片在锁定到高抖动输入时钟后能够保证低相位噪声,确保数据转换器性能不会受到外部影响而衰减。Si5380能够生成高达1.47456GHz的4G/LTE频率,并提供12路独立的可配置时钟输出,为兼容JESD204B标准的数据转换器、FPGA和其他逻辑器件提供定时服务。Si5380时钟是目前业界最高集成度的定时解决方案,它满足微蜂窝和宏蜂窝基站在各类环境条件下对于紧凑型PCB封装、低功耗、可靠性和运营商级别相位噪声性能的需求,是无线基站时钟应用的理想选择。世强已代理该产品多年,能保证良好的供货以及成熟的技术服务。
参考附表1: LTE常用采样时钟频率
- |
- +1 赞 0
- 收藏
- 评论 0
本网站所有内容禁止转载,否则追究法律责任!
相关推荐
【应用】10路差分输出!DSP时钟电路中少不了这款时钟发生器
SI5341最大能支持10路差分输出,低抖动,完全满足DSP所需的时钟性能需求。
【应用】8路输出时钟发生器在医学超声仪器数字波束合成模块中的应用
Si5351C自带I2C可编程接口,可实现不同输出端之间ps级延时控制。
【应用】支持任意频率/输出的时钟发生器,减少通信EMI辐射
为防止高速通信系统EMI辐射过大,工程师通常采用时钟扩频(SSC)技术来减少EMI的产生。Silicon Labs公司的一款基于SSC的时钟发生器Si5338支持任意频率和任意输出,大大减少了、EMI辐射。
【经验】时钟发生器Si5341型号定制以及输出串扰问题解决方法
Silicon Labs公司推出的时钟发生器Si5341最大能够支持10路差分输出,输出频率范围100Hz~712.5MHz,输出抖动范围均小于100 fs(0.1 ps),并且Si5341内部带有模拟锁相环,配合Silicon Labs的专利MultiSynth技术,能够以0 ppm合成所需的频点,本文将详细介绍Si5341型号定制以及输出串扰问题解决方法。
【应用】十路输出时钟的时钟发生器Si5341用于5G CU平台的时钟链路设计,时钟频点范围100Hz~1028MHz
本文推荐使用Silicon Labs高性能时钟发生器Si5341用于5G CU的主控平台时钟设计,有多达十路输出时钟,时钟频点范围是100Hz~1028MHz,涵盖了5G CU主控平台所需的全部频点,时钟路数足够多,可以尽量减少晶振的用量。
【经验】Silicon Labs时钟发生器SI5332时钟差分信号变单端输出问题及处理方法
Silicon Labs时钟发生器SI5332在使用CB Pro软件配置好电平之后,有工程师会有疑问,原本配置好的3.3V 125MHz lVDS电平 OUT/OUTB是否可以在配置不动的情况下单独分开做两个125MHZ单端时钟输出?本文将为你解析。
【经验】如何使用CBPro软件配置时钟发生器Si5332的晶体输入端电容
Silicon Labs的时钟发生器Si5332支持外置晶体/晶振/参考时钟输入,也支持内置晶体的版本,目前使用较多的是内置晶体版本,但部分用户在设计时由于自身需求仍然选择外置晶体,而选择外置晶体时通常会发现配置的晶体无法正常启动或者启动时间不太理想,如果使用CBPro软件适当配置Si5332,可以避免大部分问题。本文就将介绍如何使用CBPro软件配置Si5332的晶体输入端电容。
【经验】如何实现SI534X/SI538X时钟发生器SPI在线编程?
Silicon Labs SI534X、SI538X时钟发生器包括基于模拟PLL的SI5340、SI5341和基于DSPLL技术的SI5342、SI5344 、SI5345、SI5342H、SI5344H、SI5346、SI5347、SI5348以及无线专用时钟SI5380、SI5382、SI5386等时钟芯片产品。目前在光通信、数据中心、服务器、小基站、光模块等产品中有广泛的应用
【经验】时钟发生器Si5332接地PAD引起的频率计划烧录失败问题及解决方式
Si5332支持多个输出端,每个输出端有独立的输出电压,使用ClockBuilder Pro可以快速轻松地配置频率计划,并且有专门的烧录器可通过I²C接口烧录到芯片内的NVM,但是有时候接地PAD引起的频率计划烧录失败,本文将简要分析。
【应用】时钟发生器SI5351A-B-GTR用于智能音箱,以0 ppm误差产生200 MHz的任意频率合成输出
本文推荐Silicon Labs的SI5351A-B-GTR这颗小封装的时钟发生器作为智能音箱的参考时钟源,替代相关的各种时钟源。SI5351芯片是可通过I2C接口配置的时钟发生器,能以0 ppm误差产生高达200 MHz的任意频率合成输出。
时钟发生器Si5351的版本B和版本A有什么变化,推荐使用哪个版本?
时钟发生器Si5351目前主推版本B,版本B和版本A的主要变化有:(1)RevB:频率输出范围是2.5 kHz到200 MHz;RevA:8 kHz 到160 MHz。(2)输出阻抗RevB是50欧姆,RevA是85欧姆。(3)RevB不支持24-QSOP封装。
【应用】3通道输出的Silicon labs时钟发生器可用于视频直播终端,输出频率误差0ppm
时钟发生器SI5351A-B-GT可用在视频直播终端产品中,主要为主板启动时提供初始化时钟信号,让主板能够启动。内置晶体,可工作在25MHZ或27MHZ晶体,由2个锁相环PLLA和PLLB进行相位锁定,通过分频器再分成3个频率输出通道,给主板提供信号源。
【产品】可提供4个PCIe时钟输出的PCIe时钟发生器,支持100MHz的串行ATA(SATA)
Si52144是一款由Silicon Labs(芯科科技)推出的支持扩频的PCIe时钟发生器,可以提供4个PCIe时钟和25 MHz参考时钟,符合PCI-Express Gen 1,Gen 2,Gen 3,Gen 3 SRNS,Gen 4标准。该器件具有四个用于使能输出的硬件输出使能引脚,以及一个用于控制PCIe时钟输出上的扩频的硬件引脚。 除硬件控制引脚外,I2C可编程性还可用于动态控制。
【经验】时钟发生器SI5338的LVDS匹配问题的分析测试案例
SI5338是Silicon Labs推出的一款经典的时钟发生器芯片,是一款目前广泛用于通信基站、传输网、政企网、数据中心、消费电子等多行业通用的时钟芯片。日常使用偶尔会碰到较多SI5338的应用问题,有寄存器配置的,也有输出匹配不一致的,对于寄存器问题,一般配合寄存器列表,可以简单较为容易的解决,对于匹配问题,也是SI5338时钟输出的重点关注部分,日前就有工程师碰到了一起LVDS输出匹配问题。
【选型】光模块误码仪时钟源推荐高性能时钟发生器SI5340配合京瓷晶振CX3225SB,精度极高
误码设备本身需要测试不同速率的光模块,针对不同速率的光模块还需要不同的频率源作为倍频的信号时钟源。高性能的时钟发生器推荐Silicon Labs高性能时钟发生器SI5340系列,输入的参考晶振推荐京瓷,CX3225SB系列,经过了大量市场验证可放心使用。
电子商城
现货市场
服务
拥有IC烧录机20余款,100余台设备,可以烧录各种封装的IC;可烧录MCU、FLASH、EMMC、NAND FLASH、EPROM等各类型芯片,支持WIFI/BT模组PCBA烧录、测试。
最小起订量: 1 提交需求>
可定制波导隔离器频率覆盖5.5GHz~110GHz,插损损低至0.25dB、隔离度、正向方向功率、封装尺寸参数。
最小起订量: 1pcs 提交需求>
登录 | 立即注册
提交评论