【经验】HqFPGA中如何对设计进行物理约束？

时间： 2020-08-30 来源：世强

技术问答

选型帮助

研发客服

商务客服

物理约束是FPGA软件开发过程中不可或缺的步骤，决定了HDL代码映射到硬件芯片上的效果。在HqFPGA中目前支持常用的物理约束命令有：phycst.pin.set（指定封装管教位置）、phycst.loc.set（指定位置约束）、phycst.region.create（定义区域）、phycst.region.set（制定与区域）。

各个命令的语法如下。

1、phycst.pin.set <pin> <location> [-soft]，示例phycst.pin.set data_in A10，指派主引脚 data_in 到目标FPGA器件的A10 位置。

2、phycst.loc.set <instance> <location> [-soft]，示例phycst.loc.set myff1 CLB_R7C7.S0 ，指派实例”myff1”到目标FPGA器件的CLB_R7C7.S0位置。

3、phycst.region.create <name> <rect> [-type <region_type>] [-add]，示例phycst.region.create region {CLB_R18C18.S0 CLB_R20C21.S1}创建一个左下角在CLB_R18C18.S0右上角在CLB_R20C21.S1的区域，类型为inclusive。

4、phycst.region.set <inst_net_list> <region_name> [-net]，示例phycst.region.set {myreg* myadd*} my_region1，指派名字以myreg或 myadd 开头的实例到my_region1区域。

下面以一个流水灯工程为例讲解在设计中做物理约束的整个过程。

第一步打开HqFPGA并打开工程：

第二步：左键单击设计管理，对设计源文件进行编辑或查看，可以看到本次示例工程中led是顶层模块，接口包括了一个输入时钟clk_25，以及8个led控制信号输出。

第三步：对设计进行物理约束，新建约束文件.upc，在文件中编辑物理约束语句，下面以绑定pin脚为例。

约束语句中的pin脚号是根据西安智多晶FPGA开发板上连接LED的pin号定，实际应用中应根据需求设定。约束文件编辑好后就可以对设计进行综合，布局/布线。

发送到邮箱 |
+1 赞 0
收藏
评论 0
| 转发至：

本文由Rico_h提供，版权归世强硬创平台所有，非经授权，任何媒体、网站或个人不得转载，授权转载时须注明“来源：世强硬创平台”。

全部评论（0）

暂无评论

【经验】如何在FPGA上实现低成本开根号运算？

开根号运算是科学计算和工程应用中基本而重要的运算之一，在QuartusII和ISE开发软件中，都集成了开根号的ip核，这些底层源码对于用户来说是不可见的，那么如何在西安智多晶的FPGA中实现开根号运算，是本文要探讨的课题。

设计经验发布时间 : 2020-07-22

【经验】西安智多晶5000系列FPGA内嵌MCU调试测试指南

西安智多晶推出的Seal 5000 FPGA SA5Z-30系列内部合封Cortex M3硬核，最高主频可达200Mhz，32KB数据RAM和128KB指令RAM。本文针对FPGA内嵌M3硬核的使用做简洁的开发过程。

设计经验发布时间 : 2022-10-10

【经验】智多晶FPGA上实现LTE削峰算法PC-CFR

CFR算法是一种直接在数字域上面处理的方法，对于超出设定门限值的信号，直接在数字域上进行处理和消除。目前CFR算法有PW-CFR、NS-CFR和PC-CFR，常用的还是PC-CFR，其削峰能力最佳，本文就针对PC-CFR算法，在智多晶AD9365射频开发板上进行测试和实现。

设计经验发布时间 : 2020-09-19

【选型】国产FPGA SL2-25E-8U324替代XC6SLX16 CSG324用于工业伺服控制器，有效应对交期问题

客户在工业伺服控制器中用到一款Xilinx FPGA，但因为交期问题需要国产化替代，使用型号是XC6SLX25-CSG324，主要用于做逻辑控制和与MCU交互数据、进行数据处理，给客户推荐了西安智多晶SL2-25E-8U324，可以兼容替代。

器件选型发布时间 : 2021-09-01

SL2S-25E FPGA 器件概述

型号- SL2S-25E-U213,SL2S-22E-8FA256C,SL2S-25E

商品及供应商介绍 - 智多晶 - Version 1.7 - 20240930 PDF 中文下载查看更多版本

【应用】国产海狮系列FPGA SL2E-5E用于扩展外设接口，集成flash，工作频率高达300MHz

西安智多晶的SL2E-5E是一款集成了5K逻辑单元的小规模FPGA，但是比CPLD容量更大，能实现更多的逻辑设计，同时该FPGA内部集成了Flash，不需要再外接配置用的Flash，简化了电路设计。

应用方案发布时间 : 2022-03-08

SL2S-22E FPGA 器件概述

型号- SL2S-22E-UA324,SL2S-22E-8FA256C,SL2S-22E-FA256,SL2S-22E

商品及供应商介绍 - 智多晶 - Version 1.0 - 20241008 PDF 中文下载

型号- 海豹5000系列,SA5Z-30-D2,SA5Z-30-ES,SA5Z-30-D0-UBGA324,SA5Z-30-D0,SA5Z-30-D1,SA5Z-30-D1-UBGA213,SA5Z-30-D2-8U213C5,SA5Z-30,SA5Z-30-D1-8U213C4,SA5Z-30-D2-8U213C6,SA5Z-30-D2-UBGA213,SEAL 5000系列,SA5Z-100-D1-8U324C,SA5Z-30-D0-8U324C6,SA5Z-30 系列,SA5Z-30-D1-8U213C,SA5Z-30-D2-8U213C

数据手册 - 智多晶 - 版本1.2 - 2021/07 PDF 中文下载查看更多版本